Partiendo de estas 3 premisas:

  • Cada núcleo Zen2 tiene un tamaño de 3.75mm^2 (2,42mm x 1,55mm)
  • Unos 4MB de Cache L3 vendrían a medir unos 3.75mm^2 también, con la misma medida que los núcleos.
  • El ratio de Zen2 de PC es de 4MB por núcleo.

Esto significa que una unidad CCX en el Zen 2 de PC mide en total unos 9.76 mm*3,1mm, lo que hace un total de 30,256 mm^2 por cada CCX, tened en cuenta que en las arquitectura Zen (Zen, Zen+ y Zen2) los núcleos se organizan en grupos de 4 en 4 alrededor de la Cache L3, incluso en Zen2.

Fuente: Fritzchens Fritz
Fuente: https://www.flickr.com/photos/130561288@N04/48350029156/

Como se puede ver en la foto de arriba podemos ver como tenemos 2 CCX formando un Chiplet Zen o lo que AMD llama CCD. Un CCX esta en la parte superior y otro en la parte inferior con un uncore para la comunicación entre ambos y la interfaz externa con el IOD.

Si le añadimos que por lo poco que sabemos del SoC de PS5 la cantidad de cache L3 es de solo 1MB por núcleo, y esto lo sabemos a partir del benchmark que se filtro… Donde se véia un aumento de latencia enorme al aumentar el tamaño de los datos del benchmark al no caber en la cache.

Entonces nos podemos hacer una idea de como serian los CCX utilizados en el SoC de PS5 en comparación con lo CCX del Zen2.

Lo que he hecho ha sido reducir el ancho a ojo de la cache L3 para tener una idea aproximada, la altura como se ve es la misma, pero en cambio el ancho que ocupa el CCX no.

2*(2,44+0,61)= 6,1 mm de ancho

6,1 mm de ancho* 3,1 mm de alto= 18,91 mm^2

Curiosamente cada uno de los modulos Jaguar en el SoC original de PS4 medían un total de 26mm^2, esto es sintomático de que AMD y Sony no tienen mucho espacio disponible en el SoC realmente. Y no olvidemos que hay una serie de factores que deciden el tamaño del chip final que son los siguientes:

  • Producción: La cantidad de obleas que puede fabricar TSMC es limitada y con ello la cantidad de chips por oblea. Sony no se puede quedar corta con PlayStation 5 desde que ninguna de sus consolas de sobremesa ha sido un fiasco comercial, ni tan siquiera PlayStation 3.
  • Yields: Al llegar a cierto tamaño la cantidad de defectos por chip aumenta, existe un punto en concreto en que esto ocurre, pero desconocemos cual es.
  • Coste: La consola no puede superar ciertos costes asociados, esto junto a los dos primeros puntos limita enormemente las opciones de Sony a la hora de escoger un SoC.

Es decir, no se trata de tener la mejor configuración posible sino la mejor dentro de unas limitaciones concretas de espacio.

Por el momento el chip más grande creado en TSMC bajo el nodo de 7nm para AMD es la Vega20/Radeon VII que mide un total de 331mm^2, esta a un tamaño cercano del SoC de la PS4 Pro (324mm^2) pero hemos de partir de la premisa de que la GPU de PS5 será una Navi 10/RX 5700 con mejoras y esta mide por si sola unos 251mm^2 y eso sin contar la unidad de intersección de rayos que van a incluir junto a la unidad de texturas para el Raytracing.

Teniendo en cuenta esto:

Fritzchens Fritz ha publicado algunas imágenes IR de alta resolución de TU106 y TU116 muere en su Flickr: TU106 y TU116. Con eso, finalmente estamos armados con suficiente información para obtener un tamaño definitivo en las funciones RTX.

Al revisarlos, obtengo 10.89 mm2 para un TU106 TPC y 8.94 mm2 para TU116. Por lo tanto, una diferencia de 1.95 mm2. Los núcleos tensoriales parecen representar aproximadamente 1.25 mm2 de esto entre el aumento en el tamaño de las ALU, los planificadores y la caché. Si bien hay un nuevo bloque (núcleo RT) presente en TU106 que no está en TU116 a 0.7 mm2.

Tomando unos 0.7 mm^2 y contando con una más que posible configuración física de 20 WGP/40 CUs (la misma que Navi 10/RX 5700) esto serían uno 28mm^2 que sumados a lo que tenemos de la GPU esto nos da:

251+28+(2*18,91)= 316,82 mm^2

Con ello tendríamos:

  • CPU al completo con sus caches.
  • GPU al completo con sus caches
  • Interfaz y controlador de memoria.

Pero nos queda el uncore… Y aqui vamos a la parte interesante.

¿Y cual va a ser el uncore que van a utilizar? Pues el del AMD Renoir. ¿Que particularidad tiene Renoir? Pues una que coincide mucho con las consolas de la siguiente generación, unos 8 núcleos Zen2 dentro de un SoC y por tanto un chip monolítico.

Los núcleos Zen2 son referenciados como «Device 24» en la lista de dispositivos PCI, tened en cuenta que los Ryzen 3000 son Matisse.

Por cierto, esto significa que Renoir podría venir con 8 núcleos en vez de 4 núcleos en PC, aunque no tiene porque ser así. Raven Ridge también soporta 8 núcleos pero solo han salido con 4. Lo que quiero es que veaís es que posible que la configuración de 8 núcleos sería posible en uncore entre CPU y GPU de la familia Renoir en consolas. Por otro lado, uno puede pensar que no comparten código ID por ser chips distintos, pero no tiene sentido porque hay elementos que Renoir comparte con otros chips de AMD y comparten código.

Curiosamente los Raven Ridge tienen los codigos 15…, Renoir los codigos 16… ¿Entonces como la CPU en Renoir tiene el código en 14… y no en 16…? Mi hipotesis es que Renoir utiliza una variante del Zen2 y dado que va a coincidir en tiempo y en espacio con las consolas de la siguiente generación lo más seguro es que la combinación de CPU+Uncore tanto en P55 como en Xbox Scarlett sea la misma que vamos a ver en Renoir. No es algo nuevo, PS4 por ejemplo es contemporanea a Kaveri y utilizaba su uncore entre CPU y GPU. Dado que Renoir será el único SoC para PC de AMD fabricado a 7nm tiene sentido que AMD tome su uncore para el SoC de las consolas de la siguiente generación.

Renoir por lo visto va a ir al mercado de los portátiles de gama media-baja…Las referencias al Bluetooth, WLAN (WiFi) dan pistas de un dispositivo portátil, no solo eso sino que tenemos lo del soporte de memoria LPDDR4X en Renoir que requiere cambiar el controlador de memoria, esto no tiene que ver con las consolas que utilizarán GDDR6 sino más bien hacía donde seguramente AMD dirigira Renoir al mercado de los ordenadores portátiles.

Pero para que la gente vea la diferencia con las consolas, en Renoir la cosa podría llegar a ser así

No he incluido los aceleradores y elementos de E/S en los diagrama y en el caso del SoC de consola he separado en flechas el acceso coherente del no-coherente. En Renoir (PC) es totalmente coherente, en consolas no va a ser así y la GPU va a tener un acceso «no-coherente» y directo con la RAM del sistema y un acceso coherente a través del camino de datos que pasa por el UMC. Pero el uncore entre CPU y GPU lo más seguro es que vaya a ser exactamente el mismo.

En todo caso y para terminar, no creo que ninguna de las consolas de la siguiente generación llegue a los 400mm^2, incluso creo que más bien la cifra incluyendo el uncore estará en los 350mm^2.

Esto es todo, como siempre tenéis el Discord y los comentarios de la misma entrada para comentar el contenido de la misma.